VHDL程序设计【2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载】

VHDL程序设计PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第一篇 VHDL语言基础1

第1章 概述1

1.1 硬件描述语言的诞生2

1.2 HDL语言的种类2

1.3 VHDL语言开发环境及硬件平台3

第2章 VHDL程序结构5

2.1 VHDL程序基本结构5

2.1.1 实体的组织和设计方法7

2.1.2 实体说明7

2.1.3 类属说明8

2.1.4 瑞口说明8

2.1.5 实体说明部分10

2.1.6 实体说明语句部分11

2.2 结构体11

2.2.2 定义语句12

2.2.1 结构体命名12

2.2.3 并行处理语句13

2.3 结构体的3种描述方法14

2.3.1 结构体的行为描述14

2.3.2 结构体的数据流描述法15

2.3.3 结构体的结构化描述法16

2.4 结构体的3种子结构设计方法17

2.4.1 采用多进程描述复杂结构体的方法18

2.4.2 采用多模块描述复杂结构体的方法20

2.4.3 采用子程序调用的结构体描述法22

第3章 VHDL语言的客体及其分类26

3.1 标识符26

3.1.1 短标识符26

3.1.2 扩展标识符26

3.2 对象27

3.2.1 常量28

3.2.3 信号29

3.2.2 变量29

3.2.4 文件30

3.3 数据类型31

3.3.1 标准定义的数据类型32

3.3.2 用户定义的数据类型34

3.4 类型转换36

3.4.1 用类型标记法实现类型转换37

3.4.2 用函数法进行类型转换37

3.4.3 用常数实现的类型变换38

3.4.4 数据类型的限定38

3.4.5 IEEE标准数据类型“std_logic”和“std_logic_vector”39

3.5 词法单元39

3.5.1 注释39

3.5.2 数字39

3.5.3 字符和字符串40

3.6.1 逻辑运算符41

3.6 运算操作符41

3.5.4 位串41

3.6.2 算术运算符42

3.6.3 关系运算符42

3.6.4 并置运算符43

3.6.5 操作符的运算优先级44

第4章 VHDL语法基础46

4.1 并行语句46

4.1.1 进程语句(Process)47

4.1.2 Wait语句49

4.1.3 Block语句51

4.1.4 过程和过程调用语句(CONCURRENT PROCEDURE CALL)54

4.1.5 并行断言语句(ASSERT)56

4.1.6 并行信号赋值语句(CONCURRENT SIGNAL ASSIGNMENT)57

4.1.7 信号代入语句(SIGNAL ASSIGNMENT)58

4.1.8 参数传递语句(GENERIC)63

4.1.10 端口映射语句(PORTMAP)64

4.1.9 通用模块、元件调用语句(CONPONENT)64

4.1.11 生成语句(GENERATE)65

4.2 顺序语句68

4.2.1 IF语句69

4.2.2 CASE语句72

4.2.3 LOOP语句74

4.2.4 用LOOP循环控制的NEXT语句76

4.2.5 EXIT语句76

4.2.6 RETURN语句77

4.2.7 REPORT语句77

4.2.8 NULL语句77

4.3 命名规则及注释78

第5章 属性的描述与定义80

5.1 预定义属性80

5.2 数值类属性函数80

5.2.1 一般数据的数值属性函数80

5.2.2 数组的数值属性函数82

5.2.3 块的数值属性函数84

5.3 属性函数85

5.3.1 数据类型的属性函数85

5.3.2 数组的属性函数87

5.3.3 信号的属性函数90

5.4 带属性函数的信号92

5.4.1 signal DELAYED(time)属性函数的信号93

5.4.2 带有signal STABLE(time)属性函数的信号95

5.4.3 含有signal QUIET属性函数的信号96

5.4.4 带有signal TRANSACTION属性函数的信号98

5.5 数据类型的属性函数98

5.6 数据区间的属性函数99

5.6 ATTRIBUTE语句99

第6章 信号处理102

6.1 信号的驱动源102

6.2 信号的延迟104

6.2.1 信号的惯性延迟(INERTIAL)105

6.2.2 信号的传输延迟(TRANSPORT)107

6.3 仿真周期108

6.4 信号的δ延迟110

6.4.1 δ延迟的意义、用途及使用方法110

6.4.2 延缓进程(POSTPONED)111

第7章 VHDL程序设计基础113

7.1 层次化设计方法113

7.2 库(libraries)113

7.2.1 库的概念及语法113

7.2.2 库的分类114

7.3 程序包(PACKAGES)116

7.3.1 程序包说明117

7.3.2 程序包体118

7.3.3 常用资源库中的程序包120

7.4.1 函数(FUNCTION)128

7.4 子程序128

7.4.2 过程136

7.5 文件输入/输出程序包TEXTIO137

7.6 元件例化140

7.6.1 构造元件141

7.6.2 构造程序包148

7.6.3 用户构造元件库150

7.6.4 元件的调用151

第8章 配置154

8.1 默认连接和默认配置154

8.2 配置说明156

8.2.1 元件配置156

8.2.2 实体-结构体对的元件配置159

8.2.3 端口映射159

8.2.4 实体映射160

8.3 块的配置164

8.4 结构体的配置166

8.5 配置说明的参数指定功能(Generic)168

8.5.1 在结构体中用Generic作参数指定168

8.5.2 在配置说明中用Generic作参数指定169

第9章 子程序重载174

9.1 子程序重载174

9.1.1 重载对子程序变量类型的要求175

9.1.2 重载对子程序参数的要求176

9.2 重载运算符177

9.2.1 运算符函数的生成与重载177

9.2.2 操作数类型不同时运算符的重载178

9.3 别名(替换名)180

9.4 子程序变量180

9.4.1 子程序变量181

9.4.2 变量的共享181

10.1.1 二输入与非门电路183

10.1 门电路183

第二篇 VHDL程序设计183

第10章 组合逻辑设计183

10.1.2 二输入或非门电路185

10.1.3 二输入异或门电路186

10.1.4 反相器门电路188

10.1.5 多输入门电路的设计189

10.2 编码顺、译码器、选择器电路191

10.2.1 编码器的设计191

10.2.2 译码器的设计193

10.2.3 选择器的设计197

10.3 运算器的设计198

10.3.1 加法器的设计198

10.3.2 加/减法器参数化设计方法200

10.3.3 参数化乘法器电路设计218

10.3.4 求补运算器的设计229

第11章 时序逻辑电路设计231

11.1 时钟信号的VHDL描述方法231

11.1.1 时钟边沿的描述231

11.1.2 时序电路中进程敏感信号是时钟信号232

11.1.3 用WAIT ON语句在进程中等待时钟变化233

11.2 时序电路中复位信号Reset的VHDL描述方法233

11.2.1 同步复位方法233

11.2.2 异步复位方法234

11.3 时序电路基础模块之一--触发器的设计234

11.3.1 D触发器的设计234

11.3.2 T触发器的设计239

11.3.3 JK触发器的设计240

11.4 时序电路基础模块之二--寄存器的设计241

11.4.1 8位通用寄存器241

11.4.2 串入/串出移位寄存器242

11.4.3 循环移位寄存器244

11.4.4 串/并进，串出移位寄存器245

11.5 时序电路基础模块之三--计数器的设计247

11.5.1 同步计数器247

11.5.2 可逆计数器248

11.5.3 具有数据加载，进位控制的同步计数器250

11.5.4 异步计数器252

第12章 状态机设计255

12.1 Moore型状态机的设计255

12.1.1 Moore型状态机的功能描述255

12.1.2 状态机的建立过程256

12.2 状态机的复位260

12.2.1 SRAM控制器工作方式260

12.2.2 状态机的同步复位261

12.2.3 状态机的异步复位265

12.2.4 单进程状态机的设计方法265

12.3.1 组合译码输出方式267

12.3 Moore型状态机信号输出方法267

12.3.2 并行译码输出方式268

12.3.3 状态直接编码输出方式270

12.3.4 一位有效编码方式273

12.4 Mealy型状态机274

12.5 容错状态机的设计275

12.5.1 状态编码问题探入讨论275

12.5.2 非法状态处理276

第13章 层次结构设计279

13.1 可编程并行I/O接口设计279

13.1.1 8255的特性及外部信号定义279

13.1.2 可编程8255并行I/0接口芯片内部结构281

13.1.3 可编程8255并行I/O芯片工作方式及控制字281

13.1.4 设计任务的分解283

13.2 SCI串行数据传送格式286

13.2.1 SCI的引脚及内部结构286

13.2.2 串行数据传送格式及同步控制机构287

13.2.3 SCI芯片的VHDL语言描述289

13.3 键盘接口设计293

13.3.1 KBC的引脚及内部结构293

13.3.2 同步控制机构和查表变换296

13.3.3 KBC芯片的VHDL语言描述298

13.4 4位微处理器设计302

13.4.1 设计目标的层次化分解302

13.4.2 构造基本元件库304

13.4.3 构造4位微处理器元件304

13.5 存储器设计313

13.5.1 存储器概述313

13.5.2 ROM(只读存储器)314

13.5.3 RAM(随机存储器)315

13.5.4 FIFO(先进先出堆栈)317

13.6 32位微处理器设计321

14.2 仿真方法353

第14章 系统仿真及可测试设计353

14.1 概述353

14.3 测试(平台)程序的设计方法354

14.3.1 实体描述可简化354

14.3.2 程序中应包含输出错误信息的语句354

14.3.3 配置语句(CONFIGURATION)355

14.3.4 不同仿真目的对测试平台设计的要求355

14.4 表格式测试程序设计356

14.5 文件I/O式测试程序设计360

14.5.1 TEXTIO应用360

14.5.2 SRAM控制器状态机的测试矢量文件363

14.5.3 文件IO式测试程序设计364

14.6 用子程序方式建立测试平台367

第15章 逻辑综合及优化设计371

15.1 逻辑综合概述371

15.1.1 约束条件371

15.2 设计实现概述372

15.1.4 门级映射网表372

15.1.2 工艺库372

15.1.3 逻辑综合三步曲372

15.2.1 设计实现初步373

15.2.2 设计实现与逻辑综合的区分374

15.3 面向CPLD器件的实现375

15.4 面向FPGA器件的实现386

15.4.1 FPGA的结构要点386

15.4.2 FPGA的布局布线386

15.4.3 在FPGA器件中实现设计的缓冲技术387

15.4.4 参数指引下的逻辑综合387

15.5 优化设计390

15.5.1 流水线设计390

15.5.2 资源共享393

15.5.3 预进位加法器396

参考文献400