FPGA权威指南【2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载】

FPGA权威指南PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章FPGA结构比较1

1.1一点提醒1

1.2一些背景信息2

1.3反熔丝、SRAM与其他3

1.3.1基于SRAM的器件3

1.3.2基于SRAM器件的安全问题和解决方案3

1.3.3基于反熔丝的器件4

1.3.4基于EPROM的器件5

1.3.5基于E2PROM/FLASH的器件5

1.3.6 FLASH-SRAM混合器件6

1.3.7小结6

1.4细粒度、中等粒度和粗粒度体系结构6

1.5基于MUX与基于LUT的逻辑块8

1.5.1基于MUX的体系结构8

1.5.2基于LUT的体系结构8

1.5.3基于MUX还是基于LUT10

1.5.4 3、 4、 5或6输入LUT10

1.5.5 LUT、分布式RAM与移位寄存器10

1.6 CLB、 LAB与slice11

1.6.1 Xilinx逻辑单元12

1.6.2 Altera逻辑部件12

1.6.3 slicing和dicing12

1.6.4 CLB和LAB13

1.6.5分布式RAM和移位寄存器14

1.7快速进位链14

1.8嵌入式RAM15

1.9嵌入式乘法器、加法器和MAC等15

1.10嵌入式处理器核（硬核与软核）16

1.10.1微处理器硬核17

1.10.2微处理器软核18

1.11时钟树和时间管理器19

1.11.1时钟树19

1.11.2时钟管理器19

1.12通用I/O22

1.12.1可配置I/O标准22

1.12.2可配置I/O阻抗23

1.12.3核电压与I/O电压23

1.13吉比特收发器24

1.14 IP硬核、IP软核与IP固核25

1.15系统门与实际门25

1.16 FPGA年龄27

第2章 设计技巧、原则与指导28

2.1硬件描述语言29

2.2自顶向下设计37

2.2.1使用HDL38

2.2.2书面设计规范38

2.2.3分配资源38

2.2.4设计划分38

2.2.5设计灵活性与优化38

2.2.6可重用性38

2.2.7布局规划39

2.2.8验证39

2.2.9了解体系结构39

2.3同步设计40

2.3.1同步设计五原则40

2.3.2竞争条件41

2.3.3延迟相关逻辑43

2.3.4保持时间违例44

2.3.5毛刺45

2.3.6门控时钟47

2.3.7异步信号与亚稳态47

2.3.8允许使用异步逻辑的情况51

2.4浮动节点52

2.5总线竞争53

2.6独热状态编码54

2.7可测性设计55

2.8视测试冗余逻辑56

2.8.1什么是冗余逻辑56

2.8.2怎样测试冗余逻辑57

2.9初始化状态机58

2.10可观测节点58

2.11扫描技术59

2.12内建自测试60

2.13特征分析61

2.14小结62

第3章VHDL基础64

3.1引言64

3.2实体：模型接口65

3.2.1实体定义65

3.2.2端口66

3.2.3通用属性语句66

3.2.4常数66

3.2.5实体举例67

3.3构造体：模型行为67

3.3.1构造体的基本定义67

3.3.2构造体声明67

3.3.3构造体语句68

3.4进程：VHDL中的基本功能单元68

3.5基本变量类型和操作符69

3.5.1常数69

3.5.2信号69

3.5.3变量69

3.5.4布尔操作符69

3.5.5算术操作符70

3.5.6 比较操作符70

3.5.7移位函数70

3.5.8拼接70

3.6判断与循环71

3.6.1 if-then-else语句71

3.6.2 case语句72

3.6.3 for语句72

3.6.4 while循环72

3.6.5 exit语句73

3.6.6 next语句73

3.7层次化设计73

3.7.1函数73

3.7.2包73

3.7.3元件74

3.7.4过程75

3.8调试模型75

3.9基本数据类型75

3.9.1基本类型75

3.9.2数据类型：bit76

3.9.3数据类型：Boolean76

3.9.4数据类型：整数76

3.9.5数据类型：字符型77

3.9.6数据类型：实数77

3.9.7数据类型：时间77

3.10小结77

第4章 存储器建模78

4.1存储器阵列78

4.1.1 Shelor方法79

4.1.2 VITAL_Memory包80

4.2存储器功能建模80

4.2.1使用行为模型方法80

4.2.2使用VITAL2000方法89

4.3 VITAL_Memory路径延迟95

4.4 VITAL_Memory时序约束97

4.5预加载存储器97

4.5.1行为存储器预加载98

4.5.2 VITAL_Memory预加载100

4.6其他类型存储器的建模100

4.6.1同步静态RAM100

4.6.2 DRAM103

4.6.3 SDRAM104

4.7小结109

第5章 同步状态机设计与分析110

5.1引言110

5.2时序状态机模型112

5.3全记录状态图115

5.4基本记忆单元118

5.4.1置位优先基本单元118

5.4.2复位优先基本单元120

5.4.3激励表组合形式121

5.4.4基本单元的混合输出122

5.4.5基本单元的混合输出响应123

5.5触发器简介124

5.5.1触发机制125

5.5.2触发器类型126

5.5.3触发器设计的层次化流程 图和模型126

5.6 FSM（触发器）设计步骤及映射算法127

5.7 D触发器：通用型128

5.7.1 D锁存器128

5.7.2上升沿触发D触发器131

5.7.3主从式D触发器134

5.8触发器的转换：T、 JK触发器以及 其他触发器136

5.8.1 T触发器及其从D触发器的转换方法137

5.8.2 JK触发器及其从D触发器转换的方法138

5.8.3用JK触发器设计T触发器和D触发器140

5.8.4激励表回顾141

5.8.5专用触发器和锁存器的设计142

5.9锁存器和触发器中的严重时序问题：警告145

5.10异步预置位和复位146

5.11触发器的建立时间和保持时间要求147

5.12使用边缘触发器设计简单的同步状态机：映射转换149

5.12.1三比特二进制加减计数器设计：D到T的卡诺图转换149

5.12.2序列检测器的设计：D到 JK卡诺图的转换152

5.13简单状态机分析156

5.14简单状态机的VHDL描述159

5.14.1上升沿D触发器的VHDL行为级描述160

5.14.2简单状态机的VHDL行为级描述160

参考文献161

第6章 嵌入式处理器163

6.1引言163

6.2简单的嵌入式处理器164

6.2.1嵌入式处理器体系结构164

6.2.2基本指令165

6.2.3取指执行周期166

6.2.4嵌入式处理器的寄存器分配166

6.2.5基本指令集167

6.2.6结构级还是行为级168

6.2.7机器码指令集168

6.2.8微处理器的结构单元169

6.2.9处理器函数包169

6.2.10程序计数器170

6.2.11指令寄存器171

6.2.12算术逻辑单元172

6.2.13存储器173

6.2.14微控制器175

6.2.15简单微处理器总结178

6.3 FPGA中的软核处理器178

6.4小结178

第7章 数字信号处理179

7.1概述179

7.2基本DSP系统180

7.3基本DSP术语181

7.4 DSP体系结构182

7.5 DSP元件中的并行执行183

7.6 FPGA中的并行执行184

7.7何时使用FPGA实现DSP功能185

7.8 FPGA的DSP设计考虑186

7.8.1时钟与信号的布线186

7.8.2流水线187

7.8.3算法实现的选择187

7.8.4 DSP知识产权187

7.9 FIR滤波器概念举例188

7.10小结189

第8章 嵌入式音频处理基础191

8.1引言191

8.1.1声音是什么192

8.1.2音频信号193

8.1.3语音处理193

8.2音频信源与音频信宿194

8.2.1在模拟与数字音频信号之间转换194

8.2.2音频转换器背景知识195

8.2.3连接到音频转换器196

8.3互连199

8.3.1连接器199

8.3.2数字连接200

8.4动态范围与精度200

8.5音频处理方法207

8.5.1如何将数据输入到处理器内核207

8.5.2块处理与采样处理207

8.5.3双缓存207

8.5.4二维DMA208

8.5.5基本操作208

8.5.6信号生成210

8.5.7滤波与算法210

8.5.8采样率变换211

8.5.9音频压缩212

8.5.10语音压缩214

参考文献216

第9章 嵌入式视频与图像处理基础217

9.1引言217

9.1.1人类视觉感知218

9.1.2什么是视频信号219

9.2广播电视系统——NTSC和PAL制式220

9.2.1视频分辨率220

9.2.2隔行扫描和逐行扫描221

9.3颜色空间222

9.3.1伽马校正222

9.3.2色度下采样224

9.4数字视频226

9.4.1 ITU-R BT.601（前称为CCIR-601）226

9.4.2 ITU-R BT.656（前称为CCIR-656）227

9.5从系统角度看视频230

9.5.1视频源230

9.5.2视频显示235

9.6嵌入式视频处理考虑238

9.6.1视频端口特性238

9.6.2视频ALU240

9.6.3 DMA考虑242

9.6.4视频算法分类244

9.6.5带宽计算244

9.6.6去隔行处理246

9.6.7扫描速率转换246

9.6.8像素处理247

9.6.9处理图像边界248

9.6.10色度重采样、伽马校正和颜色转换249

9.6.11缩放与剪切249

9.6.12显示处理250

9.7压缩和解压缩251

9.7.1无损和有损压缩252

9.7.2图像压缩253

9.7.3视频压缩254

9.7.4 EMP中的编码与解码257

参考文献259

第10章 利用Simulink中的框图设计流式FPGA应用261

10.1使用基于流的操作符设计高性能数据路径262

10.2图像处理设计引擎263

10.2.1将RGB视频转换为灰度视频263

10.2.2二维视频滤波265

10.2.3将视频滤波器映射到BEE2FPGA开发平台268

10.3在Simulink中加入控制269

10.3.1使用Simulink块设计控制器270

10.3.2使用Matlab M语言设计控制器270

10.3.3使用VHDL或Verilog设计控制器272

10.3.4使用嵌入式微处理器设计控制器272

10.4组件重用：简单与复杂子系统库273

10.4.1信号处理元件273

10.4.2瓦片式子系统273

10.5小结275

致谢276

参考文献276

第11章 梯形图与功能框图编程278

11.1梯形图279

11.2逻辑功能281

11.2.1与282

11.2.2或283

11.2.3非283

11.2.4与非284

11.2.5或非285

11.2.6异或286

11.3锁存器286

11.4多路输出287

11.5输入程序289

11.6功能框图290

11.6.1逻辑门291

11.6.2布尔代数293

11.7编程举例295

第12章 定时器298

12.1定时器类型298

12.2对定时器编程299

12.2.1序列299

12.2.2级联定时器301

12.2.3循环开关定时器302

12.3延迟关定时器302

12.4脉冲定时器303

12.5编程实例305

索引306